Microelectronics Engineering Group

Microelectronics Engineering Group

Electronics Technology, Systems and Automation Engineering Department University of Cantabria
Home    Staff    Research    Teaching    Doctorate    Publications    Tools    versión en español Sat 20-Oct-18 . 22:24



Web Map


Location

News

Santander Info

GIM>Research>project>Diseño testable y ve...
PROJECT:
 Diseño testable y verificación de ASIC's de alto nivel de complejidad: adaptación y mejora del sistema CAD de ayuda al diseño
   Select this link to see PUBLICATIONS within this project
 
Title:Diseño testable y verificación de ASIC's de alto nivel de complejidad: adaptación y mejora del sistema CAD de ayuda al diseño
Acronym: 
Payer:Comisión Asesora Científica y Técnica 
Partners:GIM/UC 
Budget: Years, begin:1988  end:1991 
Director:Salvador Bracho 
R&D Lines: Test methods of digital and mixed integrated circuits
Staff: Miguel Angel Allende
Salvador Bracho
Mar Martínez
Eugenio Villar
Description:  

© Copyright GIM (TEISA-UC)    ¤    All rights reserved.    ¤    Legal TermsE-Mail Webmaster