Mapa Web
Localización
Noticias
Info Santander
Gestión BD
|
| GIM>Investigación>Síntesis de alto niv... |
| LINEA DE INVESTIGACION: |
| | Síntesis de alto nivel para test |
| Seguir estos links para ver los PROYECTOS o PUBLICACIONES dentro de esta línea de investigación |
| |
| PERSONAS: |
Pablo Pedro Sánchez (Responsable de esta línea de investigación)
Víctor Fernández
|
| CAMPOS DE TRABAJO: |
| Como consecuencia de la experiencia en síntesis de comportamiento, se trabajó en síntesis de alto nivel para test con la estrategia de buscar la optimización del circuito resultante de la síntesis teniendo en cuenta criterios de testabilidad además de los habituales de área y velocidad.
Se siguieron dos vertientes: sintetizar circuitos que incluyeran una cadena de scan parcial [FSV95][FSV95a][FePa96] y sintetizar circuitos que no contengan ninguna circuitería específica de diseño para test [FSV93][FSV94][FePa96a][FePa97][FePa98][FePa98a][Fe98].
También se trabajó en diseño VHDL para testabilidad [GVB95] y en modelado y simulación de fallos con VHDL [FSG94][BHF95][EBO95][EOS95][BSV96]. De esta línea de investigación parte el trabajo actual de verificación de sistemas embebidos.
|
|
|
