Grupo de Ingeniería Microelectrónica

Grupo de Ingeniería Microelectrónica

Departamento de Tecnología Electrónica, Ingeniería de Sistemas y Automática Universidad de Cantabria
Home   Personas   Investigación   Docencia   Doctorado   Publicaciones   Herramientas   Bolsa de Empleo   english version Fri 24-May-19 . 16:33



Mapa Web


Localización

Noticias

Info Santander



Gestión BD

GIM>investigación>proyecto>Tecnologías de Verif...
PROYECTO:
 Tecnologías de Verificación e Implementación en plataforma de Sistemas Embebidos SW/HW
   Seguir este link para ver las PUBLICACIONES dentro de este proyecto
 
Título:Tecnologías de Verificación e Implementación en plataforma de Sistemas Embebidos SW/HW
Acrónimo: 
Financia:MCYT TIC-2005-03301 
Socios:Enwesa, TTI, Alcatel y Tekniker 
Presupuesto:156000€ Año comienzo:2005  final:2007 
Director:Pablo Pedro Sánchez 
Temas: Diseño y verificación de sistemas embebidos HW/SW
Personas: Pablo Pedro Sánchez
Eugenio Villar
Víctor Fernández
Fernando Herrera
Héctor Posadas
Iñigo Ugarte
Jesús Angel Adámez
Descripción:Este proyecto continua líneas de investigación iniciadas en el proyecto TIC 2002-2005 EVASEC (Metodologías de especificación, análisis de prestaciones y verificación de sistemas embebidos en SystemC) potenciadas por la experiencia adquirida con la participación en proyectos MEDEA+ e ITEA.
El objetivo es investigar y desarrollar técnicas que permitan mejorar el proceso de diseño de sistemas embebidos y que despiertan gran interés a nivel de investigación y de aplicación industrial. En concreto los objetivos del proyecto se pueden agrupar en 3 grandes áreas:
1.- Especificación en SystemC de modelos dependientes de la plataforma. Las técnicas de especificación dirigidas por modelos en UML son utilizadas cada vez con mayor frecuencia por las empresas de desarrollo de software. Para poder implementar dichos modelos es necesario desarrollar nuevas metodologías de
especificación en SystemC. Además, en el proceso de transformación del modelo desde UML hasta SystemC, se precisan estimaciones fiables, que deben ser obtenidas mediante análisis de prestaciones en SystemC
2.- La verificación es uno de los «cuellos de botella» del proceso de diseño. Se necesitan nuevas técnicas capaces de afrontar la verificación de sistemas complejos con alto grado de concurrencia.
3.- Una de las limitaciones que hemos encontrado para transferir este tipo de tecnologías a las PYMES es la falta de un flujo de diseño, demostrable con prototipos reales, que valide la aproximación y muestre sus ventajas. Definir dicho flujo y poseer capacidad de desarrollar prototipos reales constituirán la tercera línea de trabajo, que incluye como aspecto novedoso la integración de SystemVerilog en el flujo hardware.  

© Copyright GIM (TEISA-UC)    ¤    Todos los derechos Reservados.    ¤    Términos LegalesE-Mail Webmaster