Grupo de Ingeniería Microelectrónica

Grupo de Ingeniería Microelectrónica

Departamento de Tecnología Electrónica, Ingeniería de Sistemas y Automática Universidad de Cantabria
Home   Personas   Investigación   Docencia   Doctorado   Publicaciones   Herramientas   Bolsa de Empleo   english version Sun 08-Dec-24 . 09:37



Mapa Web


Localización

Noticias

Info Santander



Gestión BD

GIM>Investigación>Publicación
   PUBLICACION
 
   Ficha completa
Título:Level-0 VHDL synthesis syntax and semantics
Tipo:Informe, Estudio o Dictamen por encargo
Lugar:CENELEC TC117 ENV
Fecha:1995-12
Autores: Eugenio Villar
Líneas: Diseño y verificación de sistemas embebidos HW/SW
Proyectos: ESPRIT 8370 ESIP
ISBN:
Fichero:
Resumen:
© Copyright GIM (TEISA-UC)    ¤    Todos los derechos Reservados.    ¤    Términos LegalesE-Mail Webmaster