Grupo de Ingeniería Microelectrónica

Grupo de Ingeniería Microelectrónica

Departamento de Tecnología Electrónica, Ingeniería de Sistemas y Automática Universidad de Cantabria
Home   Personas   Investigación   Docencia   Doctorado   Publicaciones   Herramientas   Bolsa de Empleo   english version Fri 18-Oct-19 . 02:16



Mapa Web


Localización

Noticias

Info Santander



Gestión BD

GIM>Investigación>Publicación
   PUBLICACION
 
   Ficha completa
Título:Test Limit Evaluation for an ADC Structural Design-for-Test Approach by using a CAT Platform
Tipo:Comunicaciones a congresos internacionales
Lugar:Proceedings of the Conference on Design of Circuits and Integrated Systems DCIS 2008, Grenoble (Francia)
Fecha:2008-11
Autores: Yolanda Lechuga
Ahcène Bounceur
Román Mozuelos
Mar Martínez
Salvador Bracho
Salvador Mir
Líneas: Métodos de test de circuitos integrados digitales y mixtos
Proyectos: Test Integrado de Convertidores de Señal de Alta Velocidad de Funcionamie...
Métodos de Test Funcionales y Estructurales: Aplicacion al Autotest de Ci...
Métodos de test para Convertidores ADC de Alta Velocidad
ISBN:978-2-84813-1245
Fichero:
Resumen:This paper presents a Design-for-Test method for folded and interpolated analog-to-digital converters. The test approach samples relative voltage deviations among internal circuit nodes. A fault simulation is used to establish the fault detection threshold of the BIST by using a CAT platform.
© Copyright GIM (TEISA-UC)    ¤    Todos los derechos Reservados.    ¤    Términos LegalesE-Mail Webmaster