| Ficha completa |
| Título: | Formal Support for Untimed SystemC specifications: Application to high-level synthesis |
| Tipo: | Publicacion en Proceedings o Actas internacionales |
| Lugar: | Forum on specification & Design Languages 2010, FDL'2010, IEEE |
| Fecha: | 2010-09 |
| Autores: |
Víctor Fernández
Fernando Herrera
Eugenio Villar
|
| Líneas: |
Diseño y verificación de sistemas embebidos HW/SW
|
| Proyectos: |
IST 033511 ANDRES
FP7 IP 247999 COMPLEX
|
| ISBN: | 1636-9874 |
| Fichero: | ver fichero
|
| Resumen: | SystemC carece de una semántica formal bien definida para especificación abstracta, específicamente para modelos atemporales. Este artículo aborda este problema proveyendo los fundamentos de un marco que posibilita el análisis de cualquier especificación atemporal SystemC bajo un metamodelo formal. En él se definen las condiciones bajo las cuáles la especificación SystemC se corresponde con su metamodelo formal. Como ejemplo de aplicación se usa el marco para la verificación de síntesis de alto nivel.
IEEEXplore FDL'10 Proceedings
|
