Grupo de Ingeniería Microelectrónica

Grupo de Ingeniería Microelectrónica

Departamento de Tecnología Electrónica, Ingeniería de Sistemas y Automática Universidad de Cantabria
Home   Personas   Investigación   Docencia   Doctorado   Publicaciones   Herramientas   Bolsa de Empleo   english version Fri 14-Jun-24 . 18:12

Mapa Web



Info Santander

Gestión BD

   Ficha completa
Título:Automatic Communication Modeling for Early Exploration of HW/SW Allocation Based on Native Co-simulation
Tipo:Publicacion en Proceedings o Actas internacionales
Lugar:XXVI Conference on Design of Circuits and Integrated Systems, DCIS'11
Autores: Héctor Posadas
Eugenio Villar
Líneas: Diseño y verificación de sistemas embebidos HW/SW
Proyectos: FP7 IP 247999 COMPLEX
Fichero:ver fichero
Resumen:During architectural mapping, the exploration of all possible allocations requires a huge amount of performance analysis evaluations. As a consequence, it is mandatory to find new techniques able to provide the design-space exploration (DSE) tool with fast, accurate enough performance metrics. State-of-the-art techniques require the complete SW stack to be executed in each processing node. Therefore, DSE has to be postponed to the point where the complete SW stack including the HW-dependent SW has been developed. This paper proposes an alternative solution capable of modeling initial, functional SW code, evaluating the communication impact derived from multiple architectural mappings without requiring any communication refinement.
© Copyright GIM (TEISA-UC)    ¤    Todos los derechos Reservados.    ¤    Términos LegalesE-Mail Webmaster