Grupo de Ingeniería Microelectrónica

Grupo de Ingeniería Microelectrónica

Departamento de Tecnología Electrónica, Ingeniería de Sistemas y Automática Universidad de Cantabria
Home   Personas   Investigación   Docencia   Doctorado   Publicaciones   Herramientas   Bolsa de Empleo   english version Tue 22-Jan-19 . 16:34



Mapa Web


Localización

Noticias

Info Santander



Gestión BD

GIM>Investigación>Publicación
   PUBLICACION
 
   Ficha completa
Título:A Model-Driven Methodology for the Development of SystemC Executable Environments
Tipo:Publicacion en Proceedings o Actas internacionales
Lugar:Proceedings of the 2012 Forum on Specification and Design Languages, FDL'2012, IEEE
Fecha:2012-09
Autores: Fernando Herrera
Pablo Peñil
Héctor Posadas
Eugenio Villar
Líneas: Diseño de sistemas embebidos HW/SW
Proyectos: FP7 IP 247999 COMPLEX
ISBN:978-2-9530504-55
Fichero:
Resumen:Las metodologías de diseño de nivel de sistema se apoyan en técnicas de modelado y análisis de alto nivel. El desarrollo basado en modelos (MDD), el diseño basado en componentes (CBD) y la abstracción permiten abordar el modelado de sistemas embebidos complejos. Las técnicas de estimación dinámicas de alto nivel permiten a su vez obtener modelos abstractos para obtener estimaciones de rendimento rápidas y tempranas para las distintas alternativas de diseño de dichos sistemas complejos en una fase de exploración del espacio de diseño (DSE). En este contexto, encontrar soluciones de diseño eficientes depende estrechamente de que el modelo del entorno del sistema sea capaz de reflejar casos de uso pausibles y comunes. Más aún, el modelado del entorno también requiere abstración y soporte de técnicas MDD para la automatización del diseño. Este artículo presenta una metodología UML/MARTE para la especificación de entornos de verificación al mismo nivel que el modelo de sistema usado para las actividades de diseño de nivel de sistema, y un marco que automatiza la extracción de los estímulos de entrada en SystemC, y por tanto, posibilita la construcción de un entorno de verificación ejecutable y estándar.
© Copyright GIM (TEISA-UC)    ¤    Todos los derechos Reservados.    ¤    Términos LegalesE-Mail Webmaster