Grupo de Ingeniería Microelectrónica

Grupo de Ingeniería Microelectrónica

Departamento de Tecnología Electrónica, Ingeniería de Sistemas y Automática Universidad de Cantabria
Home   Personas   Investigación   Docencia   Doctorado   Publicaciones   Herramientas   Bolsa de Empleo   english version Sat 25-May-19 . 10:17



Mapa Web


Localización

Noticias

Info Santander



Gestión BD

GIM>Investigación>Actividades anterior...
LINEA DE INVESTIGACION:
 Actividades anteriores en Diseño VHDL
   Seguir estos links para ver los PROYECTOS o PUBLICACIONES dentro de esta línea de investigación
 
PERSONAS:
Eugenio Villar (Responsable de esta línea de investigación)
Miguel Angel Allende
Víctor Fernández
Pablo Pedro Sánchez
CAMPOS DE TRABAJO:
La experiencia del Grupo en Lenguajes de Descripción de Hardware arranca en 1982 con el estudio y utilización en diseño y verificación de circuitos electrónicos de lenguajes de descripción hardware como AHPL, DDL e ISPS. Desde principios de los 90, el lenguaje utilizado por el Grupo es VHDL.
Síntesis de alto nivel para test

Como consecuencia de la experiencia en síntesis de comportamiento, se trabajó en síntesis de alto nivel para test con la estrategia de buscar la optimización del circuito resultante de la síntesis teniendo en cuenta criterios de testabilidad además de los habituales de área y velocidad. ... [+]

Utilización de VHDL en síntesis

La utilización del lenguaje en síntesis obliga a un estudio de las restricciones sintácticas a imponer y del estilo descriptivo a utilizar. La aplicación de VHDL en síntesis RT constituyó un área de gran actividad a escala internacional. Nuestra participación en el proyecto ESPRIT 8370 ESIP [PRO93] nos permitió contribuir activamente a este esfuerzo internacional [ViSa95][Vi95b][Vi95c][Vi95d][Vi95e][SEV96][EcVi96][ImVi96]. En este proyecto participamos como “partner” asociado a TGI en un consorcio formado por empresas como BULL, ICL, SIEMENS-NIXDORF, PHILIPS, ZUKEN-REDAC, THOMSON, ANACAD, SYNTHESIA y el CNET. Varios de los resultados fueron remitidos al IEEE como contribución al proceso de estandarización en síntesis VHDL [VBD94][Vi95a] y al organismo Europeo de estandarización CENELEC TC117, [ViDe94][ViAl95][Vi95f]. Eugenio Villar fue uno de los representantes nacionales en este Comité así como en el Comité internacional equivalente IEC TC93. Este trabajo constituyó la base del estándar IEEE 1076.6 en el que se define un subconjunto de Nivel-1 para síntesis. ... [+]

Síntesis de comportamiento

La actividad de diseño de sistemas embebidos surge de la experiencia en síntesis de comportamiento desde el año 1990. Esta línea de investigación, sustentada sobre sucesivos proyectos CICYT, dio lugar al desarrollo de las herramientas PSAL2 y FIRES adquiridas por varias compañías y centros de investigación como CSELT en Italia, ELLEMTEL en Suecia y el INESC en Portugal. ... [+]

© Copyright GIM (TEISA-UC)    ¤    Todos los derechos Reservados.    ¤    Términos LegalesE-Mail Webmaster